На частотах до 5000 МГц последовательная схема более пред-почтительна, так как уменьшение КПД ( ) умножителя с увеличени-ем номера гармоник происходит менее резко, чем в параллельной схе-ме. Наличие общей заземленной точки входного и выходного контуров значительно упрощает конструкцию умножителя. Параллельная схема используется на более высоких частотах, где заметно проявляется влияние индуктивности выводов УД. Для исключения потерь СВЧ энергии в цепи источника смещения диода включают дроссель Lдр и блокировочную емкость Сбл. Приведенные схемы могут быть использованы с высокой эффективностью только для удвоения частоты (n=2). Для осуществления эффективности генерации гармоник более высокого порядка (n 3) схему необходимо дополнить «хо-лостыми» контурами, настроенными на частоту промежуточных гар-моник, как показано на примере утроителя на рис. 7.
Опубликовал Kest
January 27 2011 21:02:52 ·
0 Комментариев ·
3837 Прочтений ·
Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.
Пожалуйста, залогиньтесь или зарегистрируйтесь для голосования.
Нет данных для оценки.
Гость
Вы не зарегистрированны? Нажмите здесь для регистрации.
